## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-250691

(43)Date of publication of application: 17.09.1999

(51)Int.CI.

G11C 29/00 G11C 11/401 H01L 27/108 H01L 21/8242

(21)Application number: 10-046440

(71)Applicant:

**TOSHIBA CORP** 

(22)Date of filing:

27.02.1998

(72)Inventor:

**FUKUDA MAKOTO** 


**NAMEGAWA TOSHIMASA** 

#### (54) SEMICONDUCTOR STORAGE DEVICE

#### (57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor storage device for flexibly saving a defective cell on a memory cell array, and improving the flexibility of redundancy.

SOLUTION: A fuse set circuit 8A preliminarily stores a defective address on an address space allocated to a memory cell array 1 and information for specifying the dimension of the defective address, and compares each address of outside addresses XA and YA with the stored defective address for detecting the coincidence. Then, when the outside address is made coincident with the defective address, a redundant line 2 or a redundant line 3 constituting a redundant cell array is selected based on information indicating the dimension of the defective address so that the defective cell can be replaced.



## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

## (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

## (11)特許出願公開番号

# 特開平11-250691

(43)公開日 平成11年(1999)9月17日

(51) Int.Cl.		識別記号	FΙ			
G11C	29/00	603	G11C	29/00	603F	
	11/401			11/34	371D	
H01L	27/108		H01L	27/10	691	
	21/8242					


## 審査請求 未請求 請求項の数4 OL (全 12 頁)

(21) 出願書号	特顧平10-46440	(71)出額人	000003078
			株式会社東芝
(22)出順日	平成10年(1998) 2月27日		神奈川県川崎市幸区堀川町72番地
		(72)発明者	福田 良
			神奈川県川崎市幸区堀川町580番1号 株
			式会社東芝半導体システム技術センター内
		(72)発明者	行川 敏正
			神奈川県川崎市幸区堀川町580番1号 株
		_ 6 0	式会社東芝半導体システム技術センター内
		(74)代理人	弁理士 外川 英明
			•

## (54) 【発明の名称】 半導体記憶装置

#### (57)【要約】

【課題】 メモリセルアレイ上の不良セルを柔軟に救済することができ、リダンダンシのフレキシビリティを向上させることのできる半導体記憶装置を提供すること。 【解決手段】 ヒューズセット回路8Aは、メモリセルアレイ1に割り付けられたアドレス空間上の不良アドレスと、この不良アドレスの次元を特定するための情報とをあらかじめ記憶し、外部アドレスXA、YAの各アドレスと、記憶した不良アドレスとを比較して、これらの一致を検出する。そして、外部アドレスが不良アドレスと一致した場合、不良アドレスの次元を表す情報に基づき冗長セルアレイをなす冗長行2または冗長列3を選択して不良セルを置換する。



## 【特許請求の範囲】

【請求項1】 行列状にメモリセルが配列されてなり、 二次元のアドレス空間が割り付けられたメモリセルアレ 16.

上記メモリセルレイに存在する不良セルを救済するため の冗長行と、

上記メモリセルレイに存在する不良セルを救済するため の冗長列と、

外部アドレスをデコードして上記メモリセルアレイの行 を選択するための行デコード回路と、

上記外部アドレスをデコードして上記メモリセルアレイ の列を選択するための列デコード回路と、

上記メモリセルアレイの行または列のいずれか一方の不 良アドレスを記憶し、該不良アドレスと上記外部アドレ スとの一致を検出して、上記不良セルを置換する置換制 御回路と、

#### を備え、

上記置換制御回路は、上記冗長行または上記冗長列のい ずれか一方を選択することを特徴とする半導体記憶装

【請求項2】 行列状にメモリセルが配列されてなり、 二次元のアドレス空間が割り付けられたメモリセルアレ 18.

上記メモリセルレイに存在する不良セルを救済するため の複数の冗長行と、

上記メモリセルレイに存在する不良セルを救済するため の複数の冗長列と、

外部アドレスをデコードして上記メモリセルアレイの行 を選択するための行デコード回路と、

の列を選択するための列デコード回路と、

上記メモリセルアレイの行または列のいずれか一方の不 良アドレスを記憶し、該不良アドレスと上記外部アドレ スとの一致を検出して、上記不良セルを置換する複数の 置換制御回路と、

## を備え、

Ļ

上記複数の置換制御回路のそれぞれは、上記冗長行また は上記冗長列のいずれか一方を選択することを特徴とす る半導体記憶装置。たことを特徴とする半導体記憶装

【請求項3】 上記置換制御回路は、

上記不良アドレスとして行アドレスまたは列アドレスの いずれか一方を記憶する第1の記憶部と

上記第1の記憶部に記憶された不良アドレスが行アドレ スであるか列アドレスであるかを特定するための情報を 記憶する第2の記憶部と、

上記外部アドレスの行アドレスと上記第1の記憶部に記 **憶された不良アドレスとの一致を検出する行アドレスー** 致検出回路と、

憶された不良アドレスとの一致を検出する列アドレスー 致検出回路と、

上記第2の記憶部に記憶された情報に基づき上記行アド レス一致検出回路または上記列アドレス一致検出回路の いずれか一方の検出結果を有効とするゲート手段と、 を備えたことを特徴とする請求項1または2のいずれか **に記載の半導体記憶装置。** 

【請求項4】 上記第1の記憶部の一部は、上記不良ア ドレスとしての行アドレスと列アドレスとのビット数の 10 大小関係に応じて上記第2の記憶部の一部を兼ねたこと を特徴とする請求項3に記載の半導体記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】との発明は、半導体記憶装置 に係り、特にメモリセルアレイ上の不良メモリセルを救 済するための冗長回路を備えた半導体記憶装置に関す る。

[0002]

【従来の技術】近年、ダイナミックRAMに代表される 20 メモリの大容量化に伴い、メモリセルのさらなる微細化 が推し進められている。メモリセルの微細化がすすむ と、各種の欠陥が発生しやすくなる。このため、全ビッ トのメモリセルを正常に動作させることが困難となり、 良品の歩留まりが低下する。そとで、一般に大容量のメ モリには、欠陥により不良化したメモリセルを救済する ための冗長回路が設けられている。

【0003】図7に、冗長回路を備えた従来の半導体記 憶装置の概略構成例を示す。メモリセルアレイ1は、所 定容量の正規のメモリセルを行および列のマトリックス 上記外部アドレスをデコードして上記メモリセルアレイ 30 状に配列して構成される。また、冗長行2 および冗長列 3は、このメモリセルアレイ1に存在する不良セルを救 済するための冗長メモリセルを配列して構成される。メ モリセルアレイ1には、外部からのn ビットの行アドレ スXAと、nビットの列アドレスYAとで表される2次 元のアドレス空間が割り付けられている。

> 【0004】この例では、行アドレスXAと列アドレス YAは、共にnビットのビット長を有するものとしてい るが、行アドレスXAと列アドレスYAの大きさは、メ モリセルアレイ1の容量に応じて定められる。 冗長行2 40 は、行アドレスXAに対する不良を救済するためのもの で、1本または所定本数の行から構成される。また、冗 長列3は、列アドレスYAに対する不良を救済するため のもので、同様に1本または所定本数の列から構成され る.

【0005】行デコード回路4は、行アドレスXAをデ コードして、メモリセルアレイ1の行を選択するための もので、行アドレスXAに基づきメモリセルアレイ1の Xアドレス選択線10 (ワード線) を駆動するように構 成される。また、列デコード回路5は、メモリセルアレ 上記外部アドレスの列アドレスと上記第1の記憶部に記 50 イ1の列を選択するためのもので、外部アドレスYAに

基づきYアドレス選択線11 (ビット線)を選択するよ うに構成される。

【0006】書き込みや読み出し等の通常の動作では、 行デコード回路4と列デコード回路5とによりそれぞれ 選択されたXアドレス選択線10とYアドレス選択線1 1との交点に位置する正規のメモリセル9がアクセスさ れて、とのメモリセル9に対してデータの読み出しや書 き込みが行われる。

【0007】冗長行デコード回路6は、冗長行2を選択 するためのもので、後述のヒューズセット回路8-3に 10 より活性化されて冗長行2のXアドレス選択線10aを 選択するように構成される。また、冗長列デコード回路 7は、冗長列3を選択するためのもので、後述のヒュー ズセット回路8-4により活性化されて冗長列3のYア ドレス選択線11aを選択するように構成される。

【0008】冗長行デコード回路6により冗長行2が選 択された場合、列デコード回路5により選択されたYア ドレス選択線11と冗長行2のXアドレス選択線10a との交点に位置する予備のメモリセル9axがアクセス される。また、冗長列デコード回路7により冗長列3が 20 選択された場合には、行デコード回路4により選択され たXアドレス選択線10と冗長列3のYアドレス選択線 11aとの交点に位置する予備のメモリセル9avがア クセスされる。

【0009】ヒューズセット回路8-3は、外部の行ア ドレスXAが、このヒューズセット回路8-3にあらか じめ記憶された不良の行アドレスと一致した場合、冗長 列活性化信号XREにより上述の冗長行デコード回路6 を活性化するためのものである。同様に、ヒューズセッ ズセット回路8-4にあらかじめ記憶された不良の列ア ドレスと一致した場合、冗長列活性化信号YREにより 冗長列デコード回路7を活性化するとためのものであ る。ヒューズセット回路8-3は、列アドレスYAと無 関係に動作し、ヒューズセット回路8-4は、行アドレ スXAと無関係に動作する。

【0010】ヒューズセット回路8-3からの冗長行活 性化信号XREは、インバータ30により反転されて行 デコード回路4に与えられ、冗長行活性化信号XREが 活性化されたときに、行デコード回路4が非活性化され 40 する。また、ヒューズ回路 $F(0) \sim F(n-1)$ は、 るように構成される。また、ヒューズセット回路8-4 からの冗長列活性化信号YREは、インバータ31によ り反転されて列デコード回路5に与えられ、冗長列活性 化信号YREが活性化されたときに、列デコード回路5 が非活性化されるように構成される。

【0011】 これらヒューズセット回路8-3および8 -4の構成例を図8に示す。記憶回路14は、冗長回路 を使用するか否かを選択するための選択情報と、不良ア ドレスとを記憶するためのものであり、これら選択情報 EおよびF(0)~F(n-1)を有する。各ヒューズ 回路は、たとえば溶断ヒューズなどを用いて構成され、 この溶断ヒューズの溶断・非溶断の各状態に対応させて 1ビット分のデータを記憶するように構成される。ヒュ

ーズ回路FEは冗長回路の選択情報を記憶し、ヒューズ 回路 $F(0) \sim F(n-1)$ は不良アドレスの各ピット データを記憶する。

【0012】アドレス一致検出回路16は、ヒューズ回 路F(0)~F(n)に記憶された不良アドレスの各ビ ットデータと、外部アドレスの各ピットデータAdd (0)~Add(n-1)とを比較して、これらが一致 したときに一致検出信号MATCHを活性化させて出力 するように構成される。AND回路17は、記憶回路1 4に記憶された選択情報とアドレス一致検出回路16か らの一致検出信号MATCHとの論理積を演算して活性 化信号REを出力する。すなわち、このヒューズセット 回路は、不良アドレスと外部アドレスとが一致した場合 に活性化信号REを活性化して出力するように構成され

【0013】図8に示すヒューズセット回路を図7に示 すヒューズセット回路8-3として用いる場合、ヒュー ズ回路FEに冗長行2を使用するか否かを選択するため の情報を記憶させ、活性化信号REを冗長行活性化信号 XREとして取り出す。また、図8に示すヒューズセッ ト回路を図7に示すヒューズセット回路8-4として用 いる場合、ヒューズ回路FEに冗長列3を使用するか否 かを選択するための情報を記憶させ、活性化信号REを 冗長列活性化信号YREとして取り出す。

【0014】たとえば、冗長行2を使用して不良を救済 ト回路8-4は、外部の列アドレスYAが、とのヒュー 30 する場合、ヒューズセット回路8-3を構成するヒュー ズ回路FEに、選択情報として「1」を書き込んで記憶 させる。また、ヒューズ回路 $F(0) \sim F(n-1)$  に は、不良の行アドレスの各ピットデータを書き込む。な お、冗長行2または冗長列3のいずれを使用するかは、 不良セルの発生形態(不良モード)に応じて判断され、 ヒューズセット回路8-3または8-4に必要なデータ が記憶される。

【0015】との場合、ヒューズセット回路8-3をな す図8に示すヒューズ回路FEは、論理値「1」を出力 その出力信号FOUT (0)~FOUT (n-1)とし て、不良の行アドレスの各ピットデータを出力する。ア ドレス一致検出回路16は、外部からの行アドレスの各 ピットデータAdd (0) ~Add (n-1) と、ヒュ ーズ回路F(O)~F(n-1)からの不良アドレスの 各ピットデータとを比較し、これらが一致したときに一 致検出信号MATCHを活性化させて論理値「1」を出 力する。AND回路17は、ヒューズ回路FEの出力信 号とアドレス一致検出回路16の出力信号とが共に論理 および不良アドレスをそれぞれ記憶するヒューズ回路F 50 値「1」となった場合、活性化信号REを活性化させて 論理値「1」を出力する。

【0016】すなわち、図7に示すヒューズセット回路 8-3は、冗長行2を使用するか否かを選択するための 選択情報として「1」が書き込まれ、外部からの行アド レスが不良の行アドレスと一致した場合、冗長行活性化 信号XREを活性化する。仮に、ヒューズセット回路8 - 3 に記憶された選択情報が「0」(未書き込み状態) であれば、冗長行活性化信号XREは非活性状態に固定 される。

【0017】以下、従来の半導体記憶装置が備える冗長 10 回路の全体動作について、上述のように、ヒューズセッ ト回路8-3に冗長行2を使用して不良を救済するため の情報が書き込まれている場合を例とし、図7を参照し て説明する。

【0018】外部からの行アドレス信号XAは、行デコ ード回路4とヒューズセット回路8-3とに入力され る。ヒューズセット回路8-3は、行アドレスXAと不 良の行アドレスとを比較し、これらが一致した場合に冗 長行活性化信号XREを活性化する。冗長行活性化信号 ド回路6が活性化されると共に、冗長行活性化信号XR Eの反転信号が与えられる行デコード回路4が非活性化 される。これにより、冗長行2が選択され、メモリセル アレイ1のすべてのXアドレス選択線(ワード線)が非 選択状態とされる。との結果、不良の行アドレスで選択 されるメモリセルアレイ1の正規の行が冗長行2に置き 換えられ、不良セルが救済される。

【0019】なお、冗長列3を使用する場合には、ヒュ ーズセット回路8-4に対して必要な情報(冗長列3を 書き込めばよい。これにより、外部の列アドレスが不良 の列アドレスと一致したときに、不良の列アドレスで選 択されるメモリセルアレイ1の正規の列が冗長列3に置 き換えられる。

[0020]

【発明が解決しようとする課題】ところで、上述の従来 の半導体記憶装置では、冗長行2を使用する場合にはヒ ューズセット回路8-3に対してのみ必要な情報を書き 込み、冗長列3を使用する場合にはヒューズセット回路 8-4に対してのみ必要な情報を書き込む。換言すれ ば、ヒューズセット回路8-3および8-4が備える記 徳回路14は、それぞれ冗長行2および冗長列3を使用 する場合にしか使用されない。このため、各ヒューズセ ット回路に着目すれば、不良の救済に対して柔軟に対応 することができず、リダンダンシのフレキシビリティに 欠けるという問題があった。

【0021】との発明は、上記事情を考慮してなされた もので、不良アドレスを記憶するためのヒューズセット 回路が、アドレス空間の各次元の不良に対して柔軟に対 向上させることのできる半導体記憶装置を提供すること を目的としている。

[0022]

【課題を解決するための手段】との発明は、行列状にメ モリセルが配列されてなり、二次元のアドレス空間が割 り付けられたメモリセルアレイと、上記メモリセルレイ に存在する不良セルを救済するための冗長行と、上記メ モリセルレイに存在する不良セルを救済するための冗長 列と、外部アドレスをデコードして上記メモリセルアレ イの行を選択するための行デコード回路と、上記外部ア ドレスをデコードして上記メモリセルアレイの列を選択 するための列デコード回路と、上記メモリセルアレイの 行または列のいずれか一方の不良アドレスを記憶し、該 不良アドレスと上記外部アドレスとの一致を検出して、 上記不良セルを置換する置換制御回路と、を備え、上記 置換制御回路は、上記冗長行または上記冗長列のいずれ か一方を選択することを特徴とする。この発明によれ ば、置換制御回路に記憶された不良アドレスにしたがっ て、冗長行または冗長列の選択が行われる。したがっ XREが活性化されると、これを入力する冗長行デコー 20 て、行または列のいずれの不良に対しても柔軟に対応す ることが可能となり、リダンダンシのフレキシビリティ を向上させることができる。

【0023】また、この発明は、行列状にメモリセルが 配列されてなり、二次元のアドレス空間が割り付けられ たメモリセルアレイと、上記メモリセルレイに存在する 不良セルを救済するための複数の冗長行と、上記メモリ セルレイに存在する不良セルを救済するための複数の冗 長列と、外部アドレスをデコードして上記メモリセルア レイの行を選択するための行デコード回路と、上記外部 使用するか否かを選択する情報と不良の列アドレス)を 30 アドレスをデコードして上記メモリセルアレイの列を選 択するための列デコード回路と、上記メモリセルアレイ の行または列のいずれか一方の不良アドレスを記憶し、 酸不良アドレスと上記外部アドレスとの一致を検出し て、上記不良セルを置換する複数の置換制御回路と、を 備え、上記複数の置換制御回路のそれぞれは、上記冗長 行または上記冗長列のいずれか一方を選択するように構 成してもよい。この構成によれば、複数の不良モードに 対応することが可能となり、不良に対する救済率を向上 させることができる。

【0024】また、たとえば、上記置換制御回路は、上 配不良アドレスとして行アドレスまたは列アドレスのい ずれか一方を記憶する第1の記憶部と、上記第1の記憶 部に記憶された不良アドレスが行アドレスであるか列ア ドレスであるかを特定するための情報を記憶する第2の 記憶部と、上記外部アドレスの行アドレスと上記第1の 記憶部に記憶された不良アドレスとの一致を検出する行 アドレス一致検出回路と、上記外部アドレスの列アドレ スと上記第1の記憶部に記憶された不良アドレスとの一 致を検出する列アドレス一致検出回路と、上記第2の記 応することができ、リダンダンシのフレキシビリティを 50 憶部に記憶された情報に基づき上記行アドレス一致検出 回路または上記列アドレス一致検出回路のいずれか一方 の検出結果を有効とするゲート手段と、を備えて構成さ れる。この構成によれば、第2の記憶部に記憶された情 報に基づき、第1の記憶部に記憶された不良アドレスが 行アドレスまたは列アドレスのいずれかに定義される。 そして、外部アドレスが第1の記憶部に記憶された不良 アドレスと一致したときに、この不良アドレスが行アド レスであるか列アドレスであるかによって、冗長行また は冗長列のいずれか一方が選択される。

【0025】さらに、上記第1の記憶部の一部は、上記 10 RWL1, RWL2を単位として構成され、冗長列3 不良アドレスとしての行アドレスと列アドレスとのビッ ト数の大小関係に応じて上記第2の記憶部の一部を兼ね てもよい。たとえば、行アドレスのビット数が列アドレ スのピット数よりも大きく、不良アドレスとして列アド レスを第1の記憶部に記憶する場合、第1の記憶部一部 が余剰となる。そこで、この場合、余剰となった第1の 記憶部の一部に、不良アドレスが列アドレスであること を特定する情報を記憶させる。同様に、列アドレスのビ ット数が行アドレスのビット数よりも大きい場合には、 余剰となった第1の記憶部の一部に、行アドレスである 20 ことを特定する情報を記憶させる。これにより、第2の 記憶部を独立に設ける必要がなくなり、第2の記憶部の 回路規模を抑えることができる。

【0026】なお、との発明にかかる記憶回路に記憶さ れる不良アドレスは、1次元であっても2次元であって もよく、特に限定されない。たとえば、メモリセルアレ イに割り付けられたアドレス空間が、x,y,zの3次 元である場合、不良アドレスがxの一次元であっても、 yおよびzの2次元であってもよい。この場合、第1の の記憶部に記憶される情報が表す次元を定めればよい。 [0027]

【発明の実施の形態】以下、図面を参照して、行と列と の2次元のアドレス空間が割り付けられたメモリセルア レイを有する半導体記憶装置を例として、この発明の実 施の形態を説明する。なお、各図において、前述の図7 および図8に示す要素と共通する要素には同一符号を付 して、その重複する説明を省略する。

【0028】実施の形態1. 図1に、この発明の実施の 形態1にかかる半導体記憶装置の概略構成を示す。同図 40 に示す半導体記憶装置は、前述の従来技術にかかる図7 に示す半導体記憶装置の構成において、ヒューズセット 回路8-3および8-4に替えて、この発明の特徴部を なす置換制御回路としての1セットのヒューズセット回 路8Aを有する。

【0029】記憶装置がDRAMである場合の冗長行 2、冗長列3およびメモリセルアレイ1の構成例を図2 に示す。行および列の各方向には、行アドレスに基づき 選択されるワード線WLと、列アドレスに基づき選択さ れるビット線対BL,bBLとが配線されており、これ 50 回路FEXおよびFEYは、不良アドレスが行アドレス

らワード線とピット線とが交差する所定位置にはメモリ セルMが配置される。各メモリセルMは、一対のビット 線BL、 b B L に着目した場合、 1 本のワード線により ビット線BLまたはビット線bBLのいずれか一方に接 続されたメモリセルのみが選択されるように配置され る。メモリセルMは、セルトランジスタTとセルキャバ シタCとからなり、セルキャパシタCの一端はプレート 電極VPLに接続される。

【0030】冗長行2は、たとえば2本の冗長ワード線 は、2本の冗長ビット線BL、bBLを単位として構成 される。これら冗長行2および冗長列3は、メモリセル アレイ1の正規の行および列とそれぞれ等価な構成を有 する。図2に示す例では、ワード線2本分の冗長行と、 ビット線2本分の冗長列とを有する場合を示したが、必 要に応じて冗長行および冗長列のサイズ(ワード線数、 ビット線数) を定めればよい。また、各ビット線対B し、bBLには、図示しないセンスアンプなどが接続さ れている。

【0031】なお、先の図1に示すXアドレス選択線1 0, 10 a およびYアドレス選択線11, 11 a は、メ モリセルアレイ1上のメモリセルの位置を特定するため の仮想的な信号線であり、実際のメモリセルアレイ上に は、図2に示すように、ワード線およびビット線が配線 されている。

【0032】ヒューズセット回路8Aの構成例を図3に 示す。ヒューズセット回路8Aは、外部アドレス(行ア ドレスまたは列アドレス)と不良アドレスとの一致を検 出して、不良アドレスが行アドレスであるか列アドレス 記憶部に記憶される不良アドレスの次元に応じて、第2 30 であるかを特定するための情報、すなわち不良アドレス のアドレス空間上の次元を表す情報(以下、「次元情 報」と記す) に基づき冗長行2または冗長列3いずれか 一方を選択するように構成される。具体的には、このヒ ューズセット回路8Aは、不良アドレスやその次元情報 を記憶するための記憶回路14Aを有し、この記憶回路 14Aに記憶された情報に基づき冗長行活性化信号XR Eまたは冗長列活性化信号YREのいずれかを活性化し て、冗長行2または冗長列3いずれか一方を選択するよ うに構成される。

> 【0033】記憶回路14Aは、不良の行アドレスまた は列アドレス (不良アドレス) を記憶するための第1の 記憶部14A1としてのヒューズ回路F(O)~F(n -1)と、ヒューズ回路F(0)~F(n-1)に記憶 された不良アドレスが行アドレスであることを特定する 次元情報(以下、「行次元情報」と記す)を記憶するヒ ューズ回路FEXと、ヒューズ回路F(0)~F(n-1) に記憶された不良アドレスが列アドレスであること を特定する次元情報 (以下、「列次元情報」と記す)を 記憶するヒューズ回路FEYとを有し、これらヒューズ

40

であるか列アドレスであるかを特定するための次元情報 を記憶する第2の記憶部14A2を構成する。

【0034】ヒューズセット回路8Aは、上述の記憶回 路14Aに加えて、との記憶回路14Aに記憶された不 良アドレスと外部からの行アドレスYAとを比較して行 一致検出信号XMATCHを活性化する行アドレス一致 検出回路16Xと、同じく記憶回路14Aに記憶された 不良アドレスと外部からの列アドレスYAとを比較して 列一致検出信号YMATCHを活性化する列アドレスー 致検出回路 16 Yと、記憶回路 14 A に記憶された行次 10 元情報と行アドレス一致検出回路16Xからの行一致検 出信号XMATCHとの論理積を演算して冗長行活性化 信号XREを出力するAND回路17と、記憶回路14 Aに記憶された列次元情報と列アドレス一致検出回路 1 6 Yからの列一致検出信号YMATCHとの論理積を演 算して冗長列活性化信号YREを出力するAND回路1 8 とを有する。AND回路17 および18は、記憶回路 14 A に記憶された次元情報に基づき、行アドレス一致 検出回路16Xまたは列アドレス一致検出回路16Yの いずれか一方の検出結果を有効とするゲート手段を構成 20 する。

【0035】以上のように、この実施の形態1において は、記憶回路14Aを構成する1セットのヒューズ回路 F(0)~F(n-1)は、不良の行アドレスを記憶す るための記憶部として、あるいは不良の列アドレスを記 憶するための記憶部として、行および列の不良救済に共 用される。

【0036】図4 (a) に、ヒューズ回路FEX. FE Y, F(0)~F(n-1)の構成例を示す。同図に示 ューズf とを直列に接続し、溶断ヒューズf の溶断・非 溶断の状態に対応させて、1ビットのデータを記憶する ように構成される。とのヒューズ回路によれば、ヒュー ズfが溶断されていない状態では、抵抗Rと溶断ヒュー ズfとの接続点がヒューズfを介して接地電位に短絡さ れ、出力信号FOUTとして論理値「O」が出力され る。また、ヒューズfが溶断された状態では、抵抗Rと 浴断ヒューズfとの接続点には抵抗Rを介して電源電位 が現れ、出力信号FOUTとして論理値「1」が出力さ れる。ヒューズ回路は、この構成に限定されることな く、EEPROM (Electrically Erasable PROM) やF RAM (Ferroelectric RAM ) 等を用いて構成してもよ U.

【0037】図4(b)に、行アドレス一致検出回路1 6 X および列アドレス一致検出回路 1 6 Y の構成例を示 す。同図に示すように、アドレス一致検出回路は、外部 アドレスの各ピットデータAdd (0)~Add (n-1)と、不良アドレスの各ピットデータFOUT (0) ~FOUT(n-1)とを入力して、これらが一致した 場合に論理値「1」を出力する複数のイクスクルーシブ 50 AND回路18は、ヒューズ回路FEYから論理値

NORと、各イクスクルーシブNORの出力値の輸理積 を演算して一致検出信号MATCHを出力するAND回 路とを有し、外部アドレスと不良アドレスとが一致した ときに一致検出信号MATCHを活性化するように構成 される。なお、図4 (b) に示す回路を、図3に示す行 アドレス一致検出回路16Xとして用いる場合、図4 (b) において、Add (0) ~Add (n-1) を行 アドレスXAとし、一致検出信号MATCHを行一致検 出信号XMATCHとする。また、図3に示すアドレス 一致検出回路16Yとして用いる場合は、Add(0) ~Add(n-1)を列アドレスYAとし、一致検出信 号MATCHを列一致検出信号YMATCHとする。 【0038】以下、この発明の実施の形態1にかかる半 導体記憶装置の冗長回路の動作について、との半導体記 **億装置の特徴部をなす図3に示すヒューズセット回路8** 

【0039】たとえば、図1に示す冗長行2を使用して 不良を救済する場合、図3に示すヒューズセット回路8 Aのヒューズ回路F (0)  $\sim F$  (n-1) に不良の行ア ドレスの各ピットデータを書き込み、ヒューズ回路FE Xに行次元情報として論理値「1」を書き込んで記憶す る。ヒューズ回路FEYの列次元情報は「O」(未書き 込み状態)のままとする。

の動作を中心に説明する。

【0040】行アドレス一致検出回路16Xは、外部の 行アドレスXAと、ヒューズ回路F(0)~F(n-1) に記憶された不良アドレスとを比較し、これらが一 致した場合に行一致検出信号XMATCHを活性化させ る。との行アドレス一致検出回路16Xの動作と並行し て、列アドレス一致検出回路16Yは、外部の列アドレ すヒューズ回路は、電源と接地と間に、抵抗Rと溶断ヒ 30 スYAと、ヒューズ回路F(O)~F(n – l)に記憶 された不良アドレスとを比較し、これらが一致した場合 に列一致検出信号YMATCHを活性化させる。

> 【0041】AND回路17は、ヒューズ回路FEXか ら論理値「1」を入力し、行アドレス一致検出回路16 Xからの行一致検出信号XMATCHに応じて冗長行活 性化信号XREを活性化する。この冗長行活性化信号X REを入力する図1に示す冗長行デコード回路6は、外 部からの行アドレスが不良の行アドレスと一致したとき に活性化されて冗長行2を選択する。 換言すれば、行ア ドレス一致検出回路 16 Xが一致検出した場合、ヒュー ズ回路FEXに記憶された行次元情報に応じて冗長行活 性化信号XREが活性化されて冗長行2が選択される。 このとき、行デコード回路4は、冗長行活性化信号XR Eの反転信号に制御されて非活性状態とされ、メモリセ ルアレイ1のすべてのワード線が強制的に非選択状態と される。この結果、不良の行アドレスで選択されるメモ リセルアレイ1の行(不良セル)が冗長行2に置き換え られる。

【0042】一方、ヒューズセット回路8Aを構成する

「0」を入力するので、冗長列活性化信号YREが非活 性状態に固定される。したがって、との冗長列活性化信 号YREを入力する図1に示す冗長列デコード回路7は 非活性化され、冗長列3は非選択状態に固定される。と のとき、冗長列活性化信号XREの反転信号を入力する 列デコード回路5は、活性状態となって通常の動作を行 い、外部の列アドレスYAに基づきメモリセルアレイ1 の列を選択する。

【0043】上述の動作の説明では、冗長行2を使用す る場合について述べたが、冗長列3を使用する場合に は、ヒューズ回路FEYに列次元情報として論理値 「1」を記憶させると共に、ヒューズ回路F (0)~F (n-1) に不良の列アドレスを記憶させる。この場 合、冗長列活性化信号YREは、列一致信号YMATC Hに応じて活性化される。この結果、外部からの列アド レスYAが不良アドレスと一致したときに冗長列3が選 択されると共に、列デコード回路5が非選択状態とさ れ、不良の列アドレスで特定されるメモリセルアレイ1 の列(不良セル)が冗長列3に置き換えられる。

よれば、行アドレス一致検出回路16Xおよび列アドレ ス一致検出回路16Yの検出結果は、ヒューズ回路FE XおよびFEYにそれぞれ記憶された行次元情報および 列次元情報により有効または無効とされる。換言すれ ば、記憶部14Aに記憶された不良アドレスが行アドレ スであるか列アドレスであるかは、ヒューズ回路FEX およびFEYに記憶された行次元情報および列次元情報 により定められ、ヒューズ回路 $F(0) \sim F(n-1)$ に記憶された不良アドレスを、不良の行アドレスまたは 列アドレスのいずれとすることもできる。したがって、 ヒューズセット回路8Aは、行または列のいずれの不良 アドレスをも記憶することができ、1セットのヒューズ セット回路で行および列の各不良に対応することが可能 となる。また、1セットのヒューズセット回路を、不良 の行アドレスの記憶部と列アドレスの記憶部として共用 すれば、ヒューズセット回路の数を減らすことも可能と なる。

【0045】なお、上述の実施の形態1では、行次元情 報および列次元情報をそれぞれ記憶するためのヒューズ 回路FEXおよびFEYを設けてヒューズセット回路8 40 Aを構成したが、これに限定されることなく、たとえ ば、冗長行2または冗長列3のいずれかを特定するため の情報をコード化して記憶するように構成してもよい。 これにより、たとえば16次元のアドレス空間の次元を 特定するためには、4ビットの次元情報で足り、ヒュー ズセット回路の規模の増加を有効に抑えることができ

【0046】実施の形態2.以下、n+1ビットの行ア ドレスとnビットの列アドレスを有するアドレス空間が 割り付けられたメモリセルアレイを有する場合を例とし 50 ットデータを記憶する。ヒューズ回路FEXの行次元情

て、この発明の実施の形態2を説明する。

【0047】との実施の形態2にかかる半導体記憶装置 は、上述の実施の形態1にかかる図3に示すヒューズセ ット回路8Aに替えて、図5に構成を示すヒューズセッ ト回路8日を備え、ヒューズ回路F(0)(第1の記憶 部14日1の一部)が、不良の行アドレスのピット数と 不良の列アドレスのビット数との大小関係に応じて、図 3に示すヒューズ回路FEY (第2の記憶部14B2の 一部)を兼ねるように構成される。

【0048】すなわち、このヒューズセット回路8B は、図3に示すヒューズセット回路8Aの構成におい て、記憶回路14AおよびAND回路18に替え、ヒュ ーズ回路FEXおよびF(0)~F(n)からなる記憶 回路14Bと、ヒューズ回路FEXの出力信号を反転さ せるインバータ20と、このインバータ20の出力信号 とヒューズ回路F(0)の出力信号との論理稿を演算す るAND回路21と、AND回路21の出力信号と列ア ドレス一致検出回路 1 6 Yの出力信号との論理積を演算 して冗長列活性化信号YREを得るAND回路22とを 【0044】以上説明したように、この実施の形態1に 20 有する。インバータ17 むよびAND回路17, 21. 22は、記憶回路14Bに記憶された次元情報に基づき 行アドレス一致検出回路16Xまたは列アドレス一致検 出回路16Yのいずれか一方の一致検出出力を有効とす るためのゲート手段を構成する。

【0049】以下、との発明の実施の形態2にかかる半 導体記憶装置の動作について、図1を援用して、ヒュー ズセット回路8日の動作を中心に説明する。まず、前述 の冗長行2を使用して不良を救済する場合、ヒューズセ ット回路8Bのヒューズ回路FEXに、行次元情報とし 30 て「1」を記憶し、n+1個のヒューズ回路F(0)~ F(n)には、n+lビットからなる不良の行アドレス の各ピットデータを記憶する。この場合、ヒューズ回路 FEXから論理値「1」が出力され、ヒューズ回路F (0)~F(n)からは、不良アドレスの各ピットデー タが出力される。ヒューズ回路FEXから輸理値「1」 を入力するAND回路17は、行一致検出信号XMAT CHに基づき冗長行活性化信号XREを活性化する。と の結果、冗長行活性化信号XREを入力する図1に示す 冗長行デコード回路6が活性化され、外部の行アドレス XAが不良アドレスと一致したときに冗長行2が選択さ れる。一方、ヒューズ回路FEXの出力信号の反転信号 (輸理値「O」)を入力するAND回路21は論理値 「0」を出力し、これを入力するAND回路22は冗長 列活性化信号YREを非活性状態に固定する。したがっ て、この場合、冗長列3は非選択状態に固定される。 【0050】次に、冗長列3を使用して不良を救済する 場合、ヒューズ回路F(0)に列次元情報として論理値 「 l 」を記憶し、n個のヒューズ回路F ( l ) ~F ( n -1)には、nビットからなる不良の列アドレスの各ビ 報は「0」とする。この場合、ヒューズ回路FEXおよびF(0)は、論理値「0」および「1」をそれぞれ出力する。

【0051】ヒューズ回路FEXから輸理値「0」を入力するAND回路17は、冗長行活性化信号XREを非活性状態に固定する。したがって、冗長行2は非選択状態に固定される。一方、AND回路21は、ヒューズ回路FEXの出力信号の反転信号(輸理値「1」)と、ヒューズ回路F(0)の出力信号(輸理値「1」)とを入力して論理値「1」をAND回路22に与える。この結 10果、冗長列活性化信号YREは列一致検出信号YMATCHに応じて活性化され、外部の列アドレスYAが不良アドレスと一致したときに、冗長列3が選択される。

【0052】以上により、ヒューズセット回路8 Bは、機能の上で、図3に示すヒューズセット回路8 A と等価になる。ただし、この実施の形態2によれば、本来、不良アドレスの1 ビットを記憶するためのヒューズ回路F(0)が、図3に示すヒューズ回路FEYを兼ねるので、ヒューズ回路の数を削減することができる。

【0053】上述の説明では、行アドレスのビット数(n+1)が、列アドレスのビット数(n)よりも大きい場合を例としたが、逆の場合には、図5に示す構成において、ヒューズ回路FEXを、列次元情報を記憶するためのヒューズ回路FEYとし、ヒューズ回路F(0)がヒューズ回路FEXを兼ねるように構成し、冗長行活性化信号XREと冗長列活性化信号YREとを入れ替えればよい。

【0054】実施の形態3.図6に、この発明の実施の形態3にかかる半導体記憶装置の構成を示す。前述の実施の形態1にかかる半導体記憶装置は、冗長行2および30冗長列3に対して1セットのヒューズセット回路8Aを有するものであるが、この実施の形態3では、メモリセルアレイ1に対して複数の冗長行と複数の冗長列とを設け、一対の冗長行と冗長列に対して1セットのヒューズセット回路を割り当てて構成される。また、この実施の形態3では、図1に示すインバータ30および31に相当する要素として、冗長行活性化信号XRE1またはXRE2が活性化された場合に行デコード回路4を非活性状態とするためのNOR回路32と、冗長列活性化信号YRE1またはYRE2が活性化された場合に列デコー40ド回路5を非活性状態とするためのNOR回路33とが設けられる。

【0055】すなわち、図6に示すように、メモリセルアレイ1は、冗長行2-1、2-2および冗長列3-1、3-2を有し、これら冗長行および冗長列に対して冗長行デコード回路6-1、6-2および冗長列デコード回路7-1、7-2がそれぞれ設けられる。ヒューズセット回路8-1は、冗長行デコード回路6-1と冗長列デコード回路7-1に対して設けられ、ヒューズセット回路8-2は、冗長行デコード回路6-2と冗長列デ

コード回路7-2に対して設けられる。ヒューズセット 回路8-1および8-2は、図3に示すヒューズセット 回路8Aまたは図5に示すヒューズセット回路8Bと等

回路8Aまたは図5に示すヒューズセット回路8Bと等価な構成を有する。 【0056】以下、この発明の実施の形態3にかかる半導体記憶装置の動作について、冗長行2-1と冗長列3-2とを使用する場合を例として説明する。ヒューズセット回路8-1および8-2には、あらかじめ不良の行アドレスや列アドレスなどの必要な情報がそれぞれ記憶される。ヒューズセット回路8-1は、外部からの行アドレスメAと不良の列アドレスとが一致すると、冗長行

アトレスや列アトレスなどの必要な情報がそれぞれ記憶される。ヒューズセット回路8-1は、外部からの行アドレスXAと不良の列アドレスとが一致すると、冗長行活性化信号XRE1を活性化して冗長行デコード回路6-1が活性化されると、冗長行2-1が選択される。このとき、活性化された冗長行活性化信号XRE1を入力するNOR回路30は、論理値「0」を出力し、行デコード回路4を非活性化する。この結果、不良の行アドレスで選択されるメモリセルアレイ1の行(不良セル)が冗長行2-1

20 【0057】一方、ヒューズセット回路8-2は、外部からの列アドレスYAと不良の列アドレスとが一致すると、冗長列活性化信号列YRE2を活性化して冗長列デコード回路7-2を活性化する。冗長列デコード回路7-2が活性化されると、冗長列3-2が選択される。このとき、活性化された冗長列活性化信YRE2を入力するNOR回路31は、論理値「0」を出力し、列デコード回路5を非活性化する。この結果、不良の列アドレスで選択されるメモリセルアレイ1の列(不良セル)が冗長行2-1に置き換えられる。

に置き換えられる。

0 【0058】上述の説明では、冗長行2-1と冗長列3-2とを使用して不良を置換する場合を例としたが、この実施の形態3によれば、2セットのヒューズセット回路8-1および8-2を有するので、以下の8種類の置換が可能となる。

【0059】(1) 冗長行2-1のみを使用した置換

- (2) 冗長行2-2のみを使用した置換
- (3) 冗長列3-1のみを使用した置換
- (4) 冗長列3-2のみを使用した置換
- (5) 冗長行2-1と冗長行2-2とを使用した置換
- (6) 冗長行2-1と冗長列3-2とを使用した置換
- (7) 冗長列3-1と冗長行2-2とを使用した置換
- (8) 冗長行3-1と冗長列3-2とを使用した置換したがって、この実施の形態3によれば、複数セットのヒューズセット回路を設けたので、たとえばワード線不良やビット線不良などの複数種類の不良モードに同時に対応することができ、不良の教済率を向上させることができる

セット回路8-1は、冗長行デコード回路6-1と冗長 【0060】なお、上述の各実施の形態において、メモ 列デコード回路7-1に対して設けられ、ヒューズセッ リセルアレイ1は二次元のアドレス空間が割り付けられ ト回路8-2は、冗長行デコード回路6-2と冗長列デ 50 たものとしたが、三次元以上のアドレス空間が割り付け られたものであってもよく、とのアドレス空間の次元数 に応じてヒューズセット回路に記憶する不良アドレスの 次元を定義すればよい。

#### [0061]

【発明の効果】以上述べたようにこの発明によれば、メモリセルアレイに割り付けられたアドレス空間の或る次元の不良アドレスと、この不良アドレスのアドレス空間上の次元を表す情報とを記憶するように構成したので、1セットのヒューズセット回路に対して異なる次元の不良アドレスを記憶させることが可能となる。したがって、各次元の不良に対して柔軟に対応することができ、リダンダンシのフレキシビリティを向上させることができる

### 【図面の簡単な説明】

【図1】この発明の実施の形態1にかかる半導体記憶装置の概略構成を示すブロック図である。

【図2】 この発明の実施の形態 1 にかかる半導体記憶装置が備えるメモリセルアレイの構成例を示す図である。

【図3】この発明の実施の形態1にかかる半導体記憶装置が備えるヒューズセット回路の構成例を示す図である。

【図4】(a)は、この発明の実施の形態1にかかるヒューズセット回路が備えるヒューズ回路の構成例を示す図である。(b)は、この発明の実施の形態1にかかる\*

\* ヒューズセット回路が備えるアドレス一致検出回路の構成例を示す図である。

【図5】との発明の実施の形態2 にかかる半導体記憶装 置が備えるヒューズセット回路の構成例を示す図であ ス

【図6】 この発明の実施の形態3 にかかる半導体記憶装置の概略構成を示すブロック図である。


【図7】従来の半導体記憶装置の概略構成を示すブロック図である。

10 【図8】従来の半導体記憶装置が備えるヒューズセット 回路の構成例を示す図である。


#### 【符号の説明】


1 …メモリセルアレイ、2, 2-1, 2-2 … 冗長行、3, 3-1, 3-2 … 冗長列、4 … 行デコード回路、5 … 列デコード回路、6, 6-1, 6-2 … 冗長行デコード回路、7, 7-1, 7-2 … 冗長列デコード回路、8 A, 8 B, 8-1, 8-2 … ヒューズセット回路、14 A, 14 B … 記憶回路、16 X … 行アドレス一致検出回路、16 Y … 列アドレス一致検出回路、17, 18, 2 1, 22 … AND回路、20, 30, 31, … インバータ、32, 33 … NOR回路、FEX、FEY、F(0) ~F(n) … ヒューズ回路、R … 抵抗、f … 溶断ヒューズ。


(図1)




(図2) WL1 (10) ML2 (10) RWL1 (10a) BL (11a) bBL (11a) BL (11) bBL (11) BL (11) bBL (11)









【図5】







[図7]



(